⑫ 公 開 特 許 公 報 (A) 昭61-202465

@Int_Cl.4

識別記号

广内整理番号

磁公開 昭和61年(1986)9月8日

H 01 L 29/74

7216-5F

審査請求 未請求 発明の数 1 (全7頁)

過電圧保護機能付サイリスタ 69発明の名称

> 願 昭60-42846 21)特

願 昭60(1985) 3月6日 23出

赱 四 戸 ⑫発 明 者

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

株式会社東芝 川崎市幸区堀川町72番地 の出 願 人

弁理士 則近 憲佑 外1名 70代 理 人

1. 発明の名称

過電圧保護機能付サイリスタ

2. 特許請求の範囲

(1) 第 1 導電型の第 1 エミッタ層、第 2 導電型で 比較的不純物濃度の高い第1ペース層。第2導電 型で比較的不純物濃度の低い第1ペース層、第1 導電型の第2ペース層及び第2導電型の第2エミ ッタ層がこの順に横層されてなるサイリスタにお いて、比較的不純物機度の高い第1ペース層の一 郡を除去し、順方向阻止電圧値が他の領域よりも 低い降伏電圧領域を設けたことを特徴とする過電 圧保護機能付サイリスタ。

(2)前記比較的不純物濃度の高い第1ペース層の 厚さをWとした時、比較的不純物暖度の低い第1 ペース層の厚さ 4gが

$$w \left(\sqrt{\frac{2 \varepsilon E_c}{P N w} - 1 - 1} \right)$$

ε:半導体の誘電率。 β:電子の電荷

Ec:降伏 世界 N:比較的不純物濃度の低い第

1ペース層の不純物濃度

より小さいことを特徴とする特許請求の範囲第1 項記載の過電圧保護機能付サイリスタ。

(3)前記降伏電圧の低い領域を、前記サイリスタ の第2エミッタ層を除く他の3つの半導体層を共 有するパイロットサイリスタ領域内に設けたこと を特徴とする特許請求の範囲第1項記載の過電圧 保護機能付サイリスタ。

(4)前記パイロットサイリスタを光トリが信号に より点弧駆動するととを特徴とする特許請求の範 囲第1項記載の過電圧保護機能付サイリスタ。

(5)前配降伏電圧の低い領域はNペースのキャリ アライフタイムを他の領域より大きくして構成し たことを特徴とする特許請求の範囲第1項記載の 過電圧保護機能付サイリスタ。

(6)前記サイリスタを比較的不純物濃度の低い第 1ペース層と、比較的不純物濃度の高い第1ペー ス層との間で半導体どうしを直接接着することに より製造することを特徴とする特許請求の範囲第 1項記載の過道圧保護機能付サイリスタ。

(7)前記サイリスタを比較的不純物濃度の高い館

1 ペース層中で、半導体どうしを直接接着すると とにより製造することを特徴とする特許請求の範 囲第 1 項記載の過電圧保護機能付サイリスタ。

3. 発明の詳細な説明

(発明の技術分野)

本発明は降伏選圧(以下 VBO と略す。)をこす 過電圧がアノード・カソード間に印加されると安 全に選圧トリがすることができる過電圧保護機能 付サイリスタに関する。

[発明の技術的背景とその問題点]

Pベース層 13を井戸型にエッチングで除去し、 その後に再度 P 型不純物を熟拡散し P ベース層 20 を形成するなどして実現できる。あるいは、N型 ウエハの状態で井戸型にエッチングして、これに 両面から P 型不純物を拡散することで同様の構造 を得ることもできる。また、この構造では、パイ ロットサイリスタ M T の N エミッタ層 17 を メインサイリスタ M T の N エミッタ層 14 より架 く拡散形成し、パイロットサイリスタ P T の P ベ ース層機方向抵抗を大きくしている。

このような構造において、アノード・カソード 電極間に順方向に過電圧が印加されると、跨曲部 19に健界が集中し、そのとき跨曲部 19 近傍に 発生する降服電流によってパイロットサイリスタ PT、メインサイリスタMTが順次ターンオンす

ところがこのような過 電圧保護機能付サイリスタには次のような問題があった。 Vao 値は主に脅曲部 19の曲率と P ベース層 13と P ベース層 20の段差 4×によって決定される。 湾曲部 19の曲

た足格電圧に余裕をみる方法では過電圧破壊を防止することはできない。そのため、過電圧の印加を防止する外部保護回路が必要になっていた。 このような事情から過電圧が印加されても破壊しない過電圧保護機能付サイリスタが強く望まれていた。

VBO/Vo > 0.89 の条件を満足させるには 第4図か ら明らかなように、 dx<10 mm にする必要があ る。第3図から dx は、

[発明の目的]

本発明はこのような事情を考慮してなされたもので、その目的とするところは商易に VBO 値をコントロールすることのできる構造を有する過電圧保護機能付サイリスタを提供することである。

[発明の概要]

本発明は、サイリスタの高抵抗ペース層を比較的不純物濃度の高い層と比較的不純物濃度の低い層と比較的不純物濃度の低い層とから構成し、前者の一部を除去し、この領域でパンチスルーによる電圧降伏を起こして、過電圧がアノード・カソード間に印加された時、安全にターンオンすることのできる過電圧保護機能付サイリスタである。

電極 1 5 を、また短絡 N エミッタ層 1 4 の表面にはカソード電極 1 6 を配置してメインサイリスタ M T の内間 T を構成している。メインサイリスタ M T の内間 T には、 P エミッタ層 1 1 1 、 N エミッタ層 1 2 、 神助電極 1 8 を設けてパイロットサイリスタ P T を形成している。更にパイロットサイリスタ P T を形成しては、 受光部 2 3 を形成し、パイロットサイリスタ P T で回には、 受光部 2 3 を形成し、パイロットサイリスタ P T 直下の N⁺ ペース層 2 1 を取り去って組止電圧が他の領域より低い電圧降伏領域 2 2 を設けてある。

また、この構造では、パイロットサイリスタ PTの補助 Nエミッタ層 17をメインサイリスタ MTの Nエミッタ層 14より深く拡散形成し、パイロットサイリスタ PTの Pペース層横方向抵抗を大きくしている。

このような構造からなる過電圧保護機能付サイリスタのアノード・カソード電極間に順方向に過電圧が印加されると、 N⁻ベース層 12 中に空乏層がのび、 N⁺ ベース層 21 がある領域では空乏層が N⁺

〔発明の効果〕

〔発明の実施例〕

以下、図を参照して、本発明の実施例について説明する。

第 1 図は、本発明の一実施例のサイリスタの断面 図である。 P エミッタ層 11, N⁺ベース層 21, N⁻ベース層 12, P ベース層 13, N エミッタ層 14 がこの順に模層された半導体層からなるPNPN 構造の上記 P エミッタ層 11の表面には T ノード

ベース層でストップされるが、N⁺ベース層を除去 した領域 22では空乏層がストップされずに伸び ていき、ついには空乏層がPエミッタ層 11 亿到 達し、パンチスルーによる電圧降伏が起とる。と の時に流れる降伏電流はパイロットサイリスタPT 領域のPペース層 13を横方向に流れ、Nエミッ タ層 14の短絡邸を経由してカソード電極 16 か ら外部回路へ流れる。との結果、降伏電流はパイ ロットサイリスタPT領域のPペース層 13 で構 方向電圧降下を生じ、パイロットサイリスタPT の補助Nエミッタ層 17 と P ペース層 13 からな る接合を順方向にパイアスする。この順方向パイ アス値が上記接合のビルトインポテンシャル以上 になると、補助 N エミッタ届 17 から電子注入が 起とり、パイロットサイリスタPTは過電圧ター ンオンする。

このパイロットサイリスタPTのオン電流は補助 電板 18 を経由してメインサイリスタMTのPベ ース層 13 にゲート電流として洗れ、メインサイ リスタMTがターンオンする。 過退圧が印加された時に N⁺ペース層 21 を除去した領域 22 でパンチスルーにより選圧降伏が起こる条件を考えてみる。

第 2 図は、 N^+ ベース層がある領域とない領域での それぞれの電界強度を示したものである。 N^- ベース層の厚さをu, N^+ ベース層の厚さをdu とする と、 N^+ ベース層 を除去した領域での パンチスル ーによる降伏電圧値 V_{PT} は、

$$V_{P}T = \frac{g \cdot N}{2 \epsilon} (w + dw)^{2} \qquad (2)$$

で与えられる。ととで、《は半導体の誘電率、》 は電子の電荷、Nは N^- ベース層の不純物濃度である。また N^+ ベース層がある領域での顧方向阻止電 圧値Vは、

$$V = E_2 w - \frac{9 N}{2^4} w^2 \dots (3)$$

で与えられる。とこで E_2 は N^+ ベース層がある領域 の中央接合における電界の値である。従って、 N^+ ベース層を除去した領域でパンチスルーが起こる時の E_2 の値は式(2)、(3) より、

流れる面積が広くとれ、破壊が起こりにくくなる。 更に、パイロットサイリスタPT直下にはN⁺ベース層 21 がないので、Pエミッタ層 11 からの正孔の住入効率が高く、パイロットサイリスタ PT のトリが感度が高くなるので DI 耐量の大きなサイリスタが得られる。

本発明の構造を実現する方法は種々考えられる。 例えば、選択拡散法により N⁺ ペース層を形成する 方法、選択拡散法とエピタキンャル法を組み合せる方 法等が考えられる。

しかし、上記の方法で製造すると、Pエミッタ層の厚さとN⁺ベース層の厚さを加えた70~100 µm もの梁さの拡散を行なり必要があり、拡散時間が長大となる欠点がある。このような問題を解決できる投流が提案され、注目を集めつつある。この技術の概略は以下の通りである。まず、この構造の場合、1枚のシリコンウェリーには予めN⁺ベース層 21を選択拡散し、反対側からPエミッタ層 11を全面拡散しておき、もり1枚のシリコンウェリーに

$$E_{z} = \frac{g \cdot N}{2 \cdot \epsilon} \frac{(w + dw)^{2} + w^{2}}{w}$$
 (4)

となる。 Ex が半導体の降伏選界 Ec より小さければ、アパランシェ降伏は起こらず、パンチスルーによって選圧降伏が起こる。その条件は(4)式から、

$$d w < w \left(\sqrt{\frac{2 \cdot E_{\rm c}}{r \cdot N w} - 1} - 1 \right) \qquad (5)$$

と求められる。例えば、 N^- ベース層の不純物濃度 $N=4\times10^{13}\,\mathrm{cm}^{-3},\ N^-$ ベース層の厚さ $w=310\,\mu\mathrm{m}$ とすると、T バランシェ降伏電圧値 Voは $4.5\,\mathrm{KV}$ となる。この時、 Δw の最大値は式(5) より $7.3\,\mu\mathrm{m}$ となり、 Δw $< 7.3\,\mu\mathrm{m}$ の値を選ぶことによって、Vo 以下の任意の VPT を選ぶことができる。

例えば Ver = 4KV とすると、 d m = 51 μm となる。 d m が 1 μm ずれた時の Ver の変化は 22 V であり、 十分補度良く Ver を設定することが可能である。

また本発明の構造によれば、N⁺ベース層のない 領域 2 2 全体に降伏電流が流れるので弯曲部 19 で 電圧降伏を起こす従来の構造に比べて降伏電流が

は P ペース層 13. N エミッタ層 14 な を 鏡鏡 所 N エミッタ層 14 な を 鏡鏡 所 の な 後 を 鏡鏡 の の A と で で の 放 び す で に が の の 成 び で で が の の 成 び で で が の の 成 が で で が の の の が が で で が か か か か な か か か な か か か な か か か な か か な か か な か か な か か な か な か か な か な か か な か か な

これらの処理を経たシリコンクエハーを例えばクラス1以下の清浄な大気雰囲気に設置して、その鏡面間に異物が実質的に介在しない状態で相互に密滑して接合する。なか、このようにして接合したシリコンウエハーを200℃以上好ましくは1000℃~1200℃で加熱処理することにより接合強度は増大することができる。

上記の製造方法を用いると、短時間の拡散工程で本発明の構造を実現することができる。例えば、N+ベース層 2 1 との境界を接着面側から行うことができるので、Pエミッタ層 1 1 に相当する部分は拡散を行う必要がなく 著しくには、散時間を短縮することができる。また、N+ベース層 2 1 の中間に接着面を設定した場合には、更に拡散を目を短縮することができる。

なお上記実施例では、受光部 23 を設け光トリが信号によってトリができる光点弧サイリスタを示したが、通常の電気トリがサイリスタであっても良い。また、増幅ゲート構造でなくてもかまわない。

本発明の構造では逆方向阻止耐圧が小さくなるので、逆方向阻止耐圧が本来小さい構造のサイリスタや逆方向に積極的に電流を流すことのできる構造のサイリスタの過電圧保護には特に有効である。例えば、メインサイリスタMTが逆方向ダイ

21 ··· N⁺ ペース層

22 … 過電圧降伏領域

23 … 受光部

オードを複合化した逆導通サイリスタや、アノードショート構造のゲートターンオフサイリスタ (GTO),逆導通 GTOなどの場合、本発明の構造 は特に有効である。

4. 図面の簡単な説明

第1図は本発明の過電圧保護機能付サイリスタの断面図、第2図は本発明のサイリスタに順方向電圧を印加した時の電界強度を示す図、第3図は従来の過電圧保護機能付サイリスタの断面図、第4図は 4ェと VBo/Vo との関係を示す図である。

MT - メインサイリスタ

PT … パイロットサイリスタ

11 ··· P エミッタ層

12 ··· N ⁻ ペース層

13 ··· Pペース層

14 … Nエミッタ階


15 - アノード電極


16 … カソード電極


17 … 補助 N エミッタ層


18 … 補助電極

代理人 弁理士 則 近 簓 佑 (ほか1名)









		·	•
			-
	• .		
÷			
	·		
			·
	·		
		·	

(54) THYRISTOR WITH OVERVOLTAGE PROTECTING FUNCTION

(11) 61-202465 (A)

(43) 8.9.1986 (19) JP

(21) Appl. No. 60-42846


(22) 6.3.1985

(71) TOSHIBA CORP (72) TAKASHI YOTSUDO

(51) Int. Cl4. H01L29/74

PURPOSE: To accurately control a breakdown voltage by composing a high resistance base layer of layers having high and low impurity density, and partly removing the high density layer so that the region takes a voltage breakdown by punch-through.

CONSTITUTION: A P-type emitter layer 11, an N-type base layer 12 and a P-type base layer 13 are commonly provided in the inner periphery of a main thyristor MT, and an auxiliary N-type emitter layer 17 and an auxiliary electrode 18 are provided to form a pilot thyristor PT. Further, a photoreceptor 23 is formed in the inner periphery of the thyristor PT, and a high impurity density base layer 21 directly under the thyristor PT is removed to form a voltage breakdown region 22 lower at a blocking voltage from the other region. The layer 17 of the thyristor PT is formed to be deeply diffused from an N-type emitter layer 14 of the thyristor MT to increase lateral resistance of the P-type base layer of the thyristor PT.



(54) AVALANCHE THYRISTOR

(11) 61-202466 (A)

(43) 8.9.1986 (19) JP

(21) Appl. No. 60-45055

(22) 5.3.1985 (71) MITSUBISHI ELECTRIC CORP (72) MITSUYOSHI TAKEDA

(51) Int. Cl4. H01L29/74

PURPOSE: To provide a stable breakover voltage without influence of the surface by reducing the density gradient of an impurity near a junction between a separating region and a substrate lower than that of the impurity near a junction between a base layer and the substrate.

CONSTITUTION: A P-type impurity is thermally diffused in an N-type semiconductor substrate 1 to form a separating diffused layer 2. Then, a P-type emitter layer 3 is formed from one main surface of the substrate 1, and a P-type base layer 4 is formed over the entire region of an element region from the other main surface. Then, an N-type emitter layer 5 is formed in the layer 4 to reduce the density gradient of a P-type impurity near a junction between the layer 2 and the substrate 1 lower then that of the N-type impurity near a junction between the layer 4 and the substrate 1 to reduce the breakdown voltage of the junction between the layer 4 and the substrate from that of the junction between the layer 2 and the substrate 1.



(54) SEMICONDUCTOR DEVICE

(11) 61-202467 (A)

(43) 8.9.1986 (19) JP

(21) Appl. No. 60-43051


(22) 5.3.1985

(71) NEC CORP (72) MINORU ARAKI

(51) Int. Cl4. H01L29/78

PURPOSE: To reduce hot carrier implanting phenomenon at a high speed by forming a silicide layer in a boundary over a polycrystalline silicon layer, and providing a high melting point metal extended on an insulating film on a drain diffused layer to reduce the resistance of a gate electrode.

CONSTITUTION: A gate insulating film 103 is provided on an active region of a transistor surrounded by a field insulating film 102 on the surface of a semiconductor substrate 101, and a polycrystalline silicon 104 implanted with an impurity is formed at the prescribed position of the film 103. The upper layer of the silicon 104 is coated with a high melting metal 105 to be silicified with a boundary to be coupled to form integrally a gate electrode. An opposite conductive type low density source diffused layer 106 to the substrate 101 and a low density drain diffused layer 107 are formed in the substrate 101 of the lower layer side of the metal 105 contacted on the film 103, and a high density source diffuse layer 108 and a high density drain diffused layer 109 are formed under the film 103 not coated with metal 105.



7
1
•
•
•
•